集電極開路門電路及三態門電路的研究
本文檔由 驪威也不錯 分享于2009-03-09 03:15
態門實現總線實驗時,三態門的使能端,不能有一個以上同時接低電平"0",否則會使電路出錯¸ 4,CMOS集成電路的多余輸入端絕對不能懸空,否則會引入干擾導致電路輸出狀態不確定¸ B A & & & C D F RL 2kΩ 5V 12V TTL CMOS¸¸¸
分享：
君，已閱讀到文檔的結尾了呢~~
-
掃一掃安裝書房APP
-
掃一掃關注微信號